## WELTORGANISATION FUR GEISTIGES EIGENTUM

Internationale Anmeldung Veröffentlicht nach dem Vertrag über die INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L 23/13, 23/498

(11) Internationale Veröffentlichungsnummer: **A1** 

(43) Internationales

Veröffentlichungsdatum:

28. Marz 1996 (28.03.96)

(21) Internationales Aktenzeichen:

PCT/EP95/03763

(22) Internationales Anmeldedatum:

22. September 1995

(22.09.95)

(30) Prioritätsdaten:

P 44 34 086.9

23. September 1994 (23.09.94) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS N.V. [BE/BE]; Charleroisesteenweg 116, B-1060 Bruxelles (BE). INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM VZW [BE/BE]; Kapeldreef 75, B-3001 Leuven Brabant (BE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HEERMAN, Marcel [BE/BE]; Azaleastrasse 6, B-9200 Merelbeke (BE). WILLE, Joost [BE/BE]; Rietmeers 30, B-8210 Loppern (BE), VAN PUYMBROECK, Jozef [BE/BE]; Korenbloemstraat 17, B-8020 Oostkamp (BE). ROGGEN, Jean [BE/BE]; Klaproosstraat 10, B-3560 Lummen (BE). BEYNE, Eric [BE/BE]; Rotspoelstraat 15, B-3001 Leuven (BE). VAN HOOF, Ritz [BE/BE]; Rijkenhoekstraat 28, B-3191 Boortmeerbeek (BE).

(74) Anwalt: FUCHS, Franz-Josef; Postfach 22 13 17, D-80503 München (DE).

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL,

#### Veröffentlicht


Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugeiassenen Frist. Veröffentlichung wird wiederholt falls Anderungen

(54) Title: POLYMER STUD GRID ARRAY

(54) Bezeichnung: POLYMER STUD GRID ARRAY

#### (57) Abstract

The structure an injection comprises: moulded three-dimensional substrate (S) made from an electrically insulating polymer, two-dimensionally configured polymer bumps (PS) formed during the injection-moulding process on the underside of the (S); external connections (AA) formed on the polymer bumps (PS) by solderable end surfaces; conducting paths (LZ) at least on the underside of the substrate (S) to connect the external connections (AA) to



inner connections (IA1); and at least one chip (C1) mounted on the substrate (S) with connections (CA1) which are electro-conductively linked to the inner connections. The novel structure, which is suitable for single- few- or multi-chip modules, combines the advantages The Bull Confluence are those of MIT. Most by Triper ordering the confluence of the confluence and a state of the confluence of the conflu

#### (57) Zusammenfassung

Die neue Bauform umfaßt ein spritzgegossenes, dreidimensionales Substrat (S) aus einem elektrisch isolierenden Polymer, auf der Unterseite des Substrats (S) flächig angeordnete und beim Spritzgießen mitgeformte Polymerhöcker (PS), auf den Polymerhöckem (PS) durch eine lötbare Endoberfläche gebildete Außenanschlüsse (AA), zumindest auf der Unterseite des Substrats (S) ausgebildete Leiterzüge (LZ), die die Außenanschlüsse (AA) mit Innenanschlüssen (IA1) verbinden, und mindestens einen auf dem Substrat (S) angeordneten Chip (C1), dessen Anschlüsse (CA1) mit den Innenanschlüssen elektrisch leitend verbunden sind. Die neue für Single-, Few- oder Multi-Chip-Module geeignete Bauform vereinigt die Vorteile eines Ball Grid Arrays mit den Vorteilen der MID Technologie (Moulded Interconnection Devices). Die Herstellung und Metallisierung der Polymerhöcker (PS) kann dabei im Rahmen der bei der MID Technologie ohnehin erforderlichen Verfahrensschritte mit einem minimalen zusätzlichen Aufwand vorgenommen werden.

### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT Osterreich AU Australien BB Barbados BE Belgien	GB GE GN	Vereinigtes Königreich Georgien	MW NE	Malawi
BB Barbados	_	Georgien	NE.	NT:
	GN			Niger
		Guinea	NL	Niederlande
BF Burkina Faso	GR	Griechenland	NO	Norwegen
BG Bulgarien	нU	Ungarn	NZ	Neusceland
BJ Benin	TE.	Irland	PL	Polen
BR Brasilien	п	Italien	PT	Portugal
BY Belarus	ЛP	Japan	RO	Rumânien
CA Kanada	KE	Кепуа	RU	Russische Föderation
CF Zentrale Afrikanische	Republik KG	Kirgisistan	SD	Sudan
	KP	Demokratische Volksrepublik Korea	SE	Schweden
CG Kongo CH Schweiz	KR	Republik Korea	SI	Slowenien
	KZ.	Kasachstan	SK	Slowakei
	ū	Liechtenstein	SN	Senegal
CM Kamerum	LK	Sri Lanka	<b>11</b> 0	Tachad
CN China CS Tachechoslowakei	LU	Luxemburg	TG	Togo
		Lettland	TJ	Tadachikistan
CZ Tachechische Republ	MC MC	Monaco	77	Trinidad und Tobego
DE Deutschland	MD	Republik Moldau	UA	Ulcraine
DK Dinemark	MG	•	US	Vereinigte Staaten von Amerika
ES Spanien		Madagaskar	UZ	Usbekistan
Fi Finnland	ML	Mali	VN	
FR Frankreich	MN	Mongolei	V 14	Vietnam

Beschreibung

Polymer Stud Grid Array

Integrierte Schaltkreise bekommen immer höhere Anschlußzahlen 5 und werden dabei immer weiter miniaturisiert. Die bei dieser zunehmenden Miniaturisierung erwarteten Ochwierigkeiten mit Lotpastenauftrag und Bestückung, sollen durch neue Gehäuseformen behoben werden, wobei hier insbesondere Single- Pewoder Multi-Chip-Module im Ball Grid Array Package hervorzuhe-10 ben sind (DE-Z productronic 5, 1994, Seiten 54, 55). Diese Module basieren auf einem durchkontaktierten Substrat, auf welchem die Chips beispielsweise über Kontaktierdrähte oder mittels Flipchip-Montage kontaktiert sind. An der Unterseite des Substrats befindet sich das Ball Grid Array (BGA), das 15 haufig auch als Solder Grid Array, Land Grid Array oder Solder Bump Array, bezeichnet wird. Das Ball Grid Array umfaßt auf der Unterseite des Substrats flächig angeordnete Lothöcker, die eine Oberflächenmontage auf den Leiterplatten oder Baugruppen ermöglichen. Durch die flächige Anordnung der 20 Lothöcker, können hohe Anschlußzahlen in einem groben Raster von beispielsweise 1,27 mm realisiert werden.

Bei der sogenannten MID Technologie (MID = Moulded Interconnection Devices), werden anstelle konventioneller gedruckter Schaltungen Spritzgießteile mit integrierten Leiterzügen verwendet. Hochwertige Thermoplaste, die sich zum Spritzgießen von dreidimensionalen Substraten eignen, sind die Basis dieser Technologie. Derartige Thermoplaste zeichnen sich gegenüber herkömmlichen Substratmaterialien für gedruckte Schaltungen durch bessere mechanische, thermische, chemische, elektrische und umwelttechnische Eigenschafter aus Bei siner elektrische und umwelttechnische Eigenschafter aus Bei siner echnik (SID = Spritzgießteile mit Integrierten Leiterzugen),

erfolgt die Strukturierung einer auf die Spritzgießteile aufgebrachten Metallschicht unter Verzicht auf die sonst übliche Maskentechnik durch ein spezielles Laserstrukturierungsver-

2

fahren. In die dreidimensionalen Spritzgießteile mit strukturierter Metallisierung sind dabei mehrere mechanische und elektrische Funktionen integrierbar. Die Gehäuseträgerfunktion übernimmt gleichzeitig Führungen und Schnappverbindungen, während die Metallisierungsschicht neben der Verdrahtungsund Verbindungsfunktion auch als elektromagnetische Abschirmung dient und für eine gute Wärmeabfuhr sorgt. Weitere Einzelheiten zur Herstellung von dreidimensionalen Spritzgießteilen mit integrierten Leiterzügen, gehen beispielsweise aus der DE-A-37 32 249 oder der EP-A-0 361 192 hervor.

Aus der US-A-5 081 520 ist ein Verfahren zum Befestigen von IC-Chips auf Substraten bekannt, bei welchem die Substrate als Spritzgießteile mit integrierten Höckern für die Befestigung der IC-Chips hergestellt werden. Nach dem Metallisieren der Höcker wird eine Verbindungsschicht aufgebracht, so daß die IC-Chips auf den Substraten befestigt werden können, wobei die Chip-Anschlußflächen mit den zugeordneten Metallisierungen der Höcker elektrisch leitend verbunden werden.

20

25

30

35

10

15

Der im Anspruch 1 angegebenen Erfindung liegt das Problem zugrunde, eine neue Bauform für Single-, Few- oder Multi-Chip-Module zu schaffen, welche die Vorteile der MID Technologie aufweist und eine flächige Anordnung der Außenanschlüsse, wie beim Ball Grid Array ermöglicht.

Die erfindungsgemäße Bauform ist in Anlehnung an das Ball Grid Array (BGA) als Polymer Stud Grid Array (PSGA) bezeichnet, wobei der Begriff "Polymer Stud" auf die beim Spritzgießen des Substrats mitgeformten Polymerhöcker hinweisen soll. Neben der einfachen und kostengünstigen Herstellung der Polymerhöcker beim Spritzgießen des Substrats, kann auch die Herstellung der Außenanschlüsse auf den Polymerhöckern mit minimalen Aufwand zusammen mit der bei der MID Technologie bzw. der SIL-Technik üblichen Herstellung der Leiterzüge vorgenommen werden. Durch die bei der SIL-Technik bevorzugte Laserfeinstrukturierung, können die Außenanschlüsse auf den

3

Polymerhöckern mit hohen Anschlußzahlen in einem sehr feinen Raster realisiert werden. Hervorzuheben ist ferner, daß die Temperaturausdehnung der Polymerhöcker den Temperaturausdehnungen des Substrats und der das Modul aufnehmenden Leiterplatte entspricht. Sollten mechanische Spannungen auftreten, so ermöglichen die Polymerhöcker durch ihre elastischen Eigenschaften zumindest einen teilweisen Ausgleich. Durch die Formstabilität der auf den Polymerhöckern gebildeten Außenanschlüsse, kann auch die Sicherheit bei Reparatur und Austausch gegenüber den Ball Grid Arrays mit ihren durch Lothöcker gebildeten Außenanschlüssen erheblich gesteigert werden.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unter-15 ansprüchen angegeben.

10

20

30

Die Ausgestaltung nach Anspruch 2 ermöglicht eine versunkene Montage der Chips in Mulden der spritzgegossenen Substrate, wodurch eine extrem geringe Dicke der resultierenden Single-, Few- oder Multi-Chip-Module realisiert werden kann. Die versunkene Montage ermöglicht außerdem einen optimalen Schutz der Chips, sowie eine einfache und hermetisch dichte Verkapselung.

Die Weiterbildung nach Anspruch 3 ermöglicht eine Kontaktierung der Chips in der bewährten Drahtbond-Technik. Gemäß Anspruch 4 kann die Anbringung der Kontaktierdrähte durch die Anordnung der Innenanschlüsse auf einer Stufe der Mulde erleichtert werden.

Gemäß Anspruch 5 kann für die Kontaktierung der Chips auch die Flipchip-Technik mit Erfolg eingesetzt werden

Direktverbindung der Chipanschlüsse mit den zugeordneten Innenanschlüssen die Chipanschlüsse als schmelzfähige Höcker
ausgebildet sein.

4

Gemäß Anspruch 7 können bei der Flipchip-Kontaktierung aber auch die Innenanschlüsse durch beim Spritzgießen des Substrats mitgeformte und mit einer lötbare Endoberfläche versehene Polymerhöcker gebildet sein. Hierdurch können einerseits normale Chips ohne schmelzfähige Höcker verwendet werden, während andererseits die Herstellung und Metallisierung der Polymerhöcker bei der MID Technologie praktisch ohne zusätzlichen Aufwand durchgeführt werden kann. Die Polymerhöcker haben zusätzlich den Vorteil, daß sie einen elastischen Ausgleich zwischen unterschiedlichen Ausdehnungsverhalten von Substrat und Chip erlauben.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dar-15 gestellt und werden im folgenden näher beschrieben.

Es zeigen

10

25

- Figur 1 einen Schnitt durch ein Polymer Stud Grid Array mit einem in Drahtbond-Technik kontaktierten Chip,
  - Figur 2 einen Schnitt durch ein Polymer Stud Grid Array mit einem gemäß einer ersten Ausführungsform in Flipchip-Technik kontaktierten Chip,
  - Figur 3 einen Schnitt durch ein Polymer Stud Grid Array mit einem gemäß einer zweiten Ausführungsform in Flipchip-Technik kontaktierten Chip,
- 30 Figur 4 einen Schnitt durch das Substrat des in Figur 1 dargestellten Polymer Stud Grid Arrays mit einer Draufsicht auf Außenanschlüsse, Leiterzüge und Innenanschlüsse und
- 35 Figur 5 einen vergrößerten Ausschnitt der Figur 4 mit Außenanschlüssen, Leiterzügen und Innenanschlüssen.

5

Figur 1 zeigt einen Schnitt durch einen Teil eines Polymer Stud Grid Arrays mit einem in Drahtbond-Technik kontaktierten Chip C1. Basis des dargestellten Arrays ist ein Substrat S, das mit "Polymer Studs" bzw. Polymerhöckern PS und einer Mulde M1 versehen ist, wobei die Mulde M1 eine mit ST bezeichnete Stufe aufweist. Die Herstellung des Substrats S einschließlich Polymerhöckern PS, Mulde M1 und Stufe ST, erfolgt durch Spritzgießen, wobei als Substratmaterialien hochtemperaturbeständige Thermoplaste, wie Polyetherimid, Polyethersulfon oder Liquid Cristalline Polymers geeignet sind.

5

10

15

20

25

30

Das in Figur 1 dargestellte Substrat S wird entsprechend der MID Technologie ganzflächig metallisiert und dann einem Laserstrukturierungsverfahren unterzogen, wobei als Ergebnis dieser Laserstrukturierung Außenanschlüsse AA auf den Polymerhöckern PS, Innenanschlüsse IA1 auf der Stufe ST und sich dazwischen erstreckende Leiterzüge LZ verbleiben. Die Außenanschlüsse AA sind im Kuppenbereich mit einer Lotschicht LS versehen, wobei diese Lotschicht LS beispielsweise durch eine Zinn-Blei-Legierung gebildet ist. Anstelle der Lotschicht LS, kann auch beispielsweise eine aus einer Schichtenfolge von Nickel und Gold bestehende lötbare Endoberfläche vorgesehen sein. Die auf der Stufe ST angeordneten Innenanschlüsse IA1 sind über Kontaktierdrähte KD mit den Anschlüssen CA1 des am Boden der Mulde M1 in Face up-Lage befestigten Chips C1 verbunden.

Das in Figur 1 dargestellte Polymer Stud Grid Array wird mit den auf den Polymerhöckern PS gebildeten Außenanschlüssen AA nach unten auf einer nicht dargestellten Leiterplatte oder Baugruppe kontaktiert. Entgegen der in Figur 1 dargestellten Lage, handelt es sich also bei der Seite mit den Polymer...oner: ... an aus anderselb der Labstrat.

35 Figur 2 zeigt einen Schnitt durch einen Teil eines Polymer Stud Grid Arrays mit einem gemäß einer ersten Ausführungsform in Flipchip-Technik kontaktierten Chip Cl. Im Unterschied zu

6

Figur 1 liegen hier die mit IA2 bezeichneten Innenanschlüsse am Boden einer mit M2 bezeichneten Mulde. Der in Face down-Lage in der Mulde M2 angeordnete Chip C2 besitzt Chipanschlüsse CA2 in Form schmelzfähiger Höcker, die auf den zugeordneten Innenanschlüssen IA2 aufliegen und mit diesen beim Löten verbunden werden.

Figur 3 zeigt einen Schnitt durch einen Teil eines Polymer Stud Grid Arrays mit einem gemäß einer zweiten Ausführungsform in Flipchip-Technik kontaktierten Chip C3. Im Unterschied zu den Figuren 1 und 2 sind die hier mit IA3 bezeichneten Innenanschlüsse durch zusätzlich beim Spritzgießen des Substrats S im Bodenbereich der Mulde M3 mitgeformte und mit einer lötbaren Endoberfläche versehene Polymerhöcker PH gebildet. Die Polymerhöcker PH für die Innenanschlüsse IA3 weisen etwa ein Drittel des Volumens der Polymerhöcker PS für die Außenanschlüsse AA auf. Der in Face down-Lage in der Mulde M3 angeordnete Chip C3, liegt mit seinen Chipanschlüssen CA3 auf den zugeordneten Innenanschlüssen IA3 der Polymerhöcker PH auf und wird mit diesen durch Löten verbunden. Das hier nicht dargestellte Lot kann beispielsweise in Form einer im Kuppenbereich auf die Innenanschlüsse IA3 aufgebrachten Lotschicht bereitgestellt werden, in gleicher Weise, wie bei den Außenanschlüssen AA.

25

30

10

15

20

Die Figuren 4 und 5 zeigen Einzelheiten des in Figur 1 dargestellten Polymer Stud Grid Arrays, wobei das Substrat S hier jedoch vor der Befestigung des Chips C1 in der Mulde M1 dargestellt wurde. Es ist zu erkennen, daß die auf den Polymerhöckern PS gebildeten Außenanschlüsse AA reihenweise in einem feinen Raster angeordnet werden können. Die bei der MID Technologie übliche Laserfeinstrukturierung ermöglicht auch eine eng nebeneinanderliegende Anordnung der Leiterzüge LZ und der auf der Stufe ST liegenden Innenanschlüsse IA1.

35

Die vorstehend anhand der Figuren 1 bis 5 erläuterten Ausführungsbeispiele zeigen das Prinzip eines Polymer Stud Grid

7

Arrays mit auf Polymerhöckern gebildeten Außenanschlüssen. Abweichend von der in der Zeichnung dargestellten Form können die Polymerhöcker auch andere Formen, wie z.B. eine Kegelstumpfform aufweisen. Obwohl jeweils nur ein Chip dargestellt wurde, kann die neue Bauform bei Single-, Few- oder Multi-5 Chip-Modulen angewandt werden. Die Chips können auch beispielsweise durch Ausgießen der Mulden oder durch die Anbringung von Deckeln verkapselt werden. Auf der Oberseite und den seitlichen Flächen des spritzgegossenen Substrats kann auch eine Metallisierungsschicht als elektromagnetische Abschirmung oder für eine gute Wärmeabfuhr verbleiben. Es ist jedoch auch möglich, das Substrat mit Durchkontaktierungen zu versehen, und auf der Oberseite eine zweite Verdrahtungslage anzuordnen. Auf dieser zweite Verdrahtungslage können nach dem Aufbringen entsprechender Dielektrikumsschichten auch weitere Leiterebenen nach Art einer Mehrlagenverdrahtung gebildet werden. Bei einem mit Durchkontaktierungen versehenen Substrat, können die Polymerhöcker und der Chip oder die Chips durchaus auch auf verschiedenen Seiten des Substrats angeordnet sein. Eine derartige Anordnung von Polymerhöckern und Chips auf gegenüberliegenden Seiten des Substrats ist insbesondere bei großen Chips, die eine Vielzahl von zugeordneten Außenanschlüssen benötigen, interessant.

10

15

20

PCT/EP95/03763

10

8

# Patentansprüche

- Polymer Stud Grid Array mit
- einem spritzgegossenen, dreidimensionalen Substrat (S) aus einem elektrisch isolierenden Polymer,
  - auf der Unterseite des Substrats (S) flächig angeordneten und beim Spritzgießen mitgeformten Polymerhöckern (PS),
  - auf den Polymerhöckern (PS) durch eine lötbare Endoberfläche gebildeten Außenanschlüssen (AA),
  - zumindest auf der Unterseite des Substrats (S) ausgebildeten Leiterzügen (LZ), welche die Außenanschlüsse (AA) mit Innenanschlüssen (IA1;IA2;IA3) verbinden, und mit
- mindestens einem auf dem Substrat (S) angeordneten Chip (C1;C2;C3), dessen Anschlüsse (CA1;CA2;CA3) mit den Innen-anschlüssen (IA1;IA2;IA3) elektrisch leitend verbunden sind.
  - 2. Polymer Stud Grid Array nach Anspruch 1,
- dadurch gekennzeichnet,
  daß der Chip (C1;C2;C3) in einer Mulde (M1;M2;M3) des
  Substrats (S) angeordnet ist.
  - 3. Polymer Stud Grid Array nach Anspruch 2,
- daß der Chip (C1) in Face up-Lage in der Mulde (M1) angeordnet ist, und daß die Anschlüsse (CA1) des Chips (C1) über Kontaktierdrähte (KD) mit den zugeordneten Innenanschlüssen (IA1) elektrisch leitend verbunden sind.
  - 4. Polymer Stud Grid Array nach Anspruch 3, dadurch gekennzeichnet, daß die Innenanschlüsse (IA1) auf einer Stufe (ST) der Mulde (M1) angeordnet sind.
    - 5. Polymer Stud Grid Array nach Anspruch 2, dadurch gekennzeichnet,


30


35


9


daß der Chip (C2;C3) in Face down-Lage in der Mulde (M2;M3) angeordnet ist, und daß die Anschlüße (CA2;CA3) des Chips (C2;C3) mittels Flipchip-Kontaktierung mit den am Boden der Mulde (M2;M3) angeordneten Innenanschlüßen (IA2;IA3) elektrisch leitend verbunden sind.


- Polymer Stud Grid Array nach Anspruch 5,
   dadurch gekentzeichnet,
   daß die Anschlüsse (CA2) des Chips (C2) als schmelzfähige
   Höcker ausgebildet sind.
- Polymer Stud Grid Array nach Anspruch 5,
   dadurch gekennzeichnet,
   daß die Innenanschlüsse (IA3) durch zusätzliche beim Spritz gießen des Substrats (S) mitgeformte und mit einer lötbaren Endoberfläche versehene Polymerhöcker (PH) gebildet sind.











# INTERNATIONAL SEARCH REPORT

Internal 2 Application No PCT/EP 95/03763

A CLAS	SSIFICATION OF SUBJECT MATTER H01L23/13 H01L23/498		
	to International Patent Classification (IPC) or to both nation	nal classification and IPC	····
<del></del>	DS SEARCHED		
IPC 6	documentation searched (classification system followed by c	classification symbols)  Then that such documents are included in the fields searched  (data base and, where practical, search terms used)  of the relevant passages  ptember 1966  1-3  4  tober 1989  1-3  ember 1969  1,3  AFT) 1  5-7	
Document	ation searched other than minimum documentation to the ext	ent that such documents are included in the field:	s searched
	data base committed during the international search (name of	data base and, where practical, search terms used	
	MENTS CONSIDERED TO BE RELEVANT	<del></del>	<del></del>
Category *	Citation of document, with indication, where appropriate,	of the relevant passages	Relevant to claim No.
Y	US,A,3 271 507 (ALLOYS) 6 Sep see claim 1; figures 5,6	1-3	
A	see craffin 1, rigures 5,0		4
Y	WO,A,89 10005 (BOLGER) 19 Oct see claims 1,5; figure 5B	ober 1989	1-3
<b>A</b>	US,A,3 483 308 (TEXAS) 9 Dece see claim 1; figure 4	1,3	
<b>A</b>	EP,A,O 558 325 (HUGHES AIRCRA September 1993 see claim 1; figure 10	5-7	
<b>A</b>	US,A,5 081 520 (MINOLTA) 14 J see claim 1; figure 16	anuary 1992	5-7
Furt	ner documents are listed in the continuation of box C.	X Patent (amily members are listed	in annex.
* Special cas	egones of cated documents:		
'A' docume	ant defining the general state of the art which is not	or priority date and not in conflict wi	th the application but
E' carber d	red to be of paracular relevance locument but published on or after the international	invention "X" document of particular relevance; the	dained invention
	are st which may throw doubts on priority claim(s) or st cited to establish the publication date of another	mvolve an inventive step when the do	cument is taken alone
	or other special reason (as specified) six referring to an oral disclosure, use, exhibition or	cannot be considered to involve an in document is combined with one or in	ventive step when the ore other such docu-
P docume	nt published prior to the international filing date but an the priority date claimed	m the art.	·
Tath in the a	ctia completed of the relative of the columns of the columns.		
ن 	January 1996	و بن چ. 	
Name and m	atling address of the ISA  European Patent Office, P.B. 5818 Patentiaan 2 NL - 2250 HV Rijsrejk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Faz: (-31-70 340-3016		

# INTERNATIONAL SEARCH REPORT

trajormation on patent family members

Intern Cul Application No PCT/EP 95/03763

Patent document cited in search report	Publication date	Patent family member(s)		Publication date
US-A-3271507	06-09-66	NONE		
W0-A-8910005	19-10-89	US-A- EP-A- JP-T-	5072283 0411015 3503699	10-12-91 06-02-91 15-08-91
US-A-3483308	09-12-69	DE-A- FR-A- GB-A- NL-A-	1952569 2021 <b>493</b> 1263126 6915 <b>4</b> 55	06-05-70 2 <b>4-</b> 07-70 09-02-72 28-04-70
EP-A-0558325	01-09-93	US-A- JP-A-	5245750 6045403	21-09-93 18-02-94
US-A-5081520	14-01-92	JP-A- JP-A-	4010447 2302050	14-01-92 14-12-90

# INTERNATIONALER RECHERCHENBERICHT

Internal Jes Aktenzeichen PCT/EP 95/03763

IPK 6	SSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES H01L23/13 H01L23/498	
Nach der	Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK	
<del></del>	ERCHIERTE GEBIETE	
IPK 6	erter Mindestprufstoff (Klassifikationssystem und Klassifikationssymbole ) H01L	
Recherchie	erte aber nicht zum Mindestprufstoff gehorende Veroffentlichungen, soweit diese unter die recherchierten Gebi	ete fallen
	er internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwende	te Suchbegriffe)
	ESENTLICH ANGESEHENE UNTERLAGEN	Box Av. at N
Kategorie'	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	US,A,3 271 507 (ALLOYS) 6. September 1966 siehe Anspruch 1; Abbildungen 5,6	1-3
A		4
Y	WO,A,89 10005 (BOLGER) 19. Oktober 1989 siehe Ansprüche 1,5; Abbildung 5B	1-3
<b>A</b>	US,A,3 483 308 (TEXAS) 9. Dezember 1969 siehe Anspruch 1; Abbildung 4	1,3
<b>A</b>	EP,A,O 558 325 (HUGHES AIRCRAFT) 1. September 1993 siehe Anspruch 1; Abbildung 10	5-7
<b>A</b>	US,A,5 081 520 (MINOLTA) 14. Januar 1992 siehe Anspruch 1; Abbildung 16	5-7
Weste	re Veröffentlichungen and der Fortsetzung von Feld C zu  X Siehe Anhang Patentfamilie	
A' Veröffer aber no  E' älteres D  Anmeld  L' Veröffen schener anderen  soll ode sungefül  O' Veröffen  eine Ber  P' Veröffen  dem bes	dichung, die sich auf eine mündliche Offenbarung, sichtung, eine Ausstellung oder andere Maßnahmen beneht dichung, die vor dem internationalen Anmeidedatum, aber nach diese Verbindung für einen Fachnann dichung, die vor dem internationalen Anmeidedatum, aber nach diese Verbindung für einen Fachnann diese Verbindung für eine Veröffentlichung für eine Veröffentlic	bt worden ist und mit der  inr zum Verständnus des der  oder der ihr zugrundeliegenden  oders der beanspruchte Erfindung  ichung nicht als neu oder auf  ichung nicht als neu oder auf  ichtet werden  utung die beanspruchte Erfindung  keit berühend betrachtet  i einer oder mehreren anderen  i Verbindung gebracht wird und  naheliegend ist
atum det A	hachlusses der internationaler Recherche - heendedatum des internationaler Re-	herakaka aki

\* 5. 01.98

Januar 1996

Name und Postanschrift der Internationale Recherchenbehorde

Europäisches Pasentami. P.B. 5818 Patentiaan 2
NL - 2280 HV Rijswijk
Tel. (+ 31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+ 31-70) 340-3016

Bevolimachtigter Bediensteter

Bevolimachtigter Bediensteter

Bevolimachtigter Bediensteter

Bevolimachtigter Bediensteter

Bevolimachtigter Bediensteter

De Raeve, R

# INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehoren

Internal 1 des Aintenantes PCT/EP 95/03763

Im Recherchenbericht angeführtes Patentdokument	Datum der Veroffentlichung	Mitglied(er) der Patentfamilie KEINE		Datum der Veroffendichung
US-A-3271507	06-09-66			
WO-A-8910005	19-10-89	US-A- EP-A- JP-T-	5072283 0411015 3503699	10-12-91 06-02-91 15-08-91
US-A-3483308	09-12-69	DE-A- FR-A- GB-A- NL-A-	1952569 2021493 1263126 6915455	06-05-70 24-07-70 09-02-72 28-04-70
EP-A-0558325	01-09-93	US-A- JP-A-	52 <b>4</b> 5750 60 <b>4</b> 5403	21-09-93 18-02-94
US-A-5081520	14-01-92	JP-A- JP-A-	4010447 2302050	14-01-92 14-12-90